电子设备和系统依赖于其电路内清晰且不间断的高速数据传输。然而，内部和外部电子干扰源都会降低信号传输的完整性。布置 PCB 以减轻此类降级影响并确保信号的清晰传输至关重要。以下是 PCB 设计中信号完整性的一些规则和技术，可以提供帮助。

    信号完整性基础

    信号完整性电子设备中的信号速度越快，它们受串扰、阻抗不匹配、振铃和地弹的影响就越大。最终，这些影响会降低信号的保真度或信号完整性，直至出现传输错误，从而导致系统运行出现故障。这些故障可能表现为间歇性问题，也可能完全关闭系统。更复杂的是，信号完整性差的问题可能不会在原型制作过程中出现，但在电路板正常生产时会导致多次故障。

    以下效应表征了失去完整性的信号：

    信号会因叠加自身并改变其信噪比的有害噪声的影响而劣化。

    信号的形状从其初始轮廓改变或扭曲。

    该信号产生的噪声会对 PCB 上的其他电路产生不利影响。

    相反，目标是保护电路板免受其他电子设备的EMI影响，并防止其辐射影响其他电路的EMI。实现这一点的方法是设计布局以避免电路板信号失真。理解一些关键的布局技术对于确保信号完整性至关重要。

    确保 PCB 布局中信号完整性的技术

    为了在电路板上保持良好的信号完整性，确定潜在问题并布局电路板以专门解决这些问题。以下是四个信号完整性问题以及允许 PCB 设计人员控制它们的布局技术：

    阻抗不匹配

    信号的质量取决于它用于传输的跟踪和返回路径。对于敏感的高速信号，传输线均匀性的任何变化都会引起反射，从而导致信号失真。控制这一点要求高速传输线以统一控制的阻抗布局。此过程将需要在与参考平面相邻的层上布线，以获得清晰的返回路径，并使用为板层配置计算的特定走线宽度和空间。

    距离

    当电路板走线靠得太近时，一个中的信号脉冲可能会压倒另一个。这种串扰也称为无意的电磁耦合，可能导致受害信号模仿攻击者信号的特征。串扰对于高速敏感走线尤其成问题，即使它们可能以制造的最小间距要求布线。这里的关键是在时钟线等敏感走线之间保持更大的间距，通常是走线宽度规则的三倍。此外，避免在同一层或相邻信号层上长距离平行布线。为了防止耦合宽边，最好交替相邻信号层的水平和垂直布线。

    电磁干扰 (EMI)

    如果不小心布线，具有较高频率信号的走线可能会像天线一样辐射 EMI。这些走线包括参考平面上的信号返回路径，必须确保没有分裂或其他会导致噪声信号的障碍物。此外，时钟线等敏感的高速信号应与其他走线分开，并尽可能在单层上干净地布线，不要有 90° 拐角。差分对需要紧密布线，保持所需的间距并且不会在过孔或其他障碍物周围分裂。另一个好习惯是避免走线或过孔配置，它们是可以产生信号反射并充当天线的短截线。

    地面弹跳

    随着电路板上元件的高速开关，电压可能不会返回到地电平，而是在其上方“反弹”。这种反弹会导致接收器错误解释信号脉冲并产生错误结果。为避免这种情况，请确保将去耦电容器放置在尽可能靠近其指定 IC 上相关电源引脚的位置。这种做法将减少切换期间的电流尖峰。此外，请确保将每个接地引脚单独连接到接地层。菊花链接地连接可能有助于减少过孔数量和简化布线，但它们也会增加返回电流回路和电感。

    PCB 制造中的信号完整性

    信号完整性与高速传输线的布线方式密切相关，良好的布线技术始于完善的元件布局。首先，电路板需要划分为其功能区域和组件，以便为高速电路提供最短和最直接的信号路径。但在开始放置元件之前，开发板层堆叠至关重要，这将最好地促进设计的阻抗布线。

    在这里，与您的 PCB 合同制造商合作以确定电路板的层数和配置是明智的。您的电路板不仅需要针对最佳信号完整性进行配置，还需要针对操作环境及其可制造性进行设计。在 VSE，我们帮助客户开发具有制造成本效益和最佳高速性能的电路板。

    免责声明：本公号转载的文章、图片、音频视频文件等资料的版权归版权所有人所有， 转载目的在于传递更多信息，并不代表本公众号赞同其观点和对其真实性负责。原作者 认为其作品不宜供大家浏览，或不应无偿使用，请及时与我们联系，以迅速采取措施， 避免给双方造成不必要的损失。